(1) Het controle-effect van vGS op ID en kanaal
① Geval van vGS=0
Het is te zien dat er twee back-to-back PN-overgangen zijn tussen de drain d en source s van de verbeteringsmodusMOSFET.
Wanneer de gate-source-spanning vGS=0, zelfs als de drain-source-spanning vDS wordt opgeteld, en ongeacht de polariteit van vDS, is er altijd een PN-overgang in de spervoorgespannen toestand. Er is geen geleidend kanaal tussen de drain en de source, dus de drainstroom ID≈0 op dit moment.
② Het geval van vGS>0
Als vGS>0 wordt een elektrisch veld gegenereerd in de SiO2-isolatielaag tussen de poort en het substraat. De richting van het elektrische veld staat loodrecht op het elektrische veld dat van de poort naar het substraat op het halfgeleideroppervlak is gericht. Dit elektrische veld stoot gaten af en trekt elektronen aan. Afstotende gaten: De gaten in het P-type substraat nabij de poort worden afgestoten, waardoor onbeweeglijke acceptorionen (negatieve ionen) achterblijven en een depletielaag vormen. Trek elektronen aan: De elektronen (minderheidsdragers) in het P-type substraat worden aangetrokken door het substraatoppervlak.
(2) Vorming van een geleidend kanaal:
Wanneer de vGS-waarde klein is en het vermogen om elektronen aan te trekken niet sterk is, is er nog steeds geen geleidend kanaal tussen de drain en de source. Naarmate vGS toeneemt, worden meer elektronen aangetrokken door de oppervlaktelaag van het P-substraat. Wanneer vGS een bepaalde waarde bereikt, vormen deze elektronen een dunne laag van het N-type op het oppervlak van het P-substraat nabij de poort en zijn verbonden met de twee N+-gebieden, waardoor een geleidend kanaal van het N-type wordt gevormd tussen de afvoer en de bron. Het geleidbaarheidstype is tegengesteld aan dat van het P-substraat, daarom wordt het ook wel een inversielaag genoemd. Hoe groter vGS is, hoe sterker het elektrische veld dat op het halfgeleideroppervlak inwerkt, hoe meer elektronen worden aangetrokken door het oppervlak van het P-substraat, hoe dikker het geleidende kanaal is en hoe kleiner de kanaalweerstand is. De poortbronspanning wanneer het kanaal zich begint te vormen, wordt de inschakelspanning genoemd, weergegeven door VT.
DeN-kanaal MOSFEThierboven besproken kan geen geleidend kanaal vormen wanneer vGS < VT, en de buis zich in een afgesneden toestand bevindt. Alleen als vGS≥VT kan een kanaal worden gevormd. Dit soortMOSFETdie een geleidend kanaal moeten vormen wanneer vGS≥VT een verbeteringsmodus wordt genoemdMOSFET. Nadat het kanaal is gevormd, wordt een afvoerstroom gegenereerd wanneer een voorwaartse spanning vDS wordt aangelegd tussen de afvoer en de bron. De invloed van vDS op ID, wanneer vGS>VT en een bepaalde waarde is, is de invloed van drain-source-spanning vDS op het geleidende kanaal en de huidige ID vergelijkbaar met die van de junctie-veldeffecttransistor. De spanningsval die wordt gegenereerd door de afvoerstroom-ID langs het kanaal zorgt ervoor dat de spanningen tussen elk punt in het kanaal en de poort niet langer gelijk zijn. De spanning aan het uiteinde dichtbij de bron is het grootst, waar het kanaal het dikst is. De spanning aan het afvoeruiteinde is het kleinst en de waarde ervan is VGD=vGS-vDS, dus het kanaal is hier het dunst. Maar als vDS klein is (vDS
Posttijd: 12-nov-2023
